IEC 62137-4:2014-10

Diese Norm ist konzipiert als Ergänzung der Normenreihe der IEC 62137. Der Inhalt von Abschnitt 4 dieser Reihe ist die Beschreibung von Methoden zur Bewertung der Lötverbindungen von Area-Array-Bauelementen wie BGA (Ball Grid Array), LGA (Land Grid Array), SON (Small Outline Non-leaded package) oder QFN (Quad Flat-Pack Non-leaded package).
Beschrieben wird die Methodik zur Herstellung der Prüfaufbauten mit der Beschreibung von Testlayout und Endoberfläche der Leiterplatte, Vorgabe der Lote und der Lötprofile sowie der anzuwendenden Alterungsverfahren. Die Alterung erfolgt mittels Temperaturzyklen Luft-Luft nach IEC 60068-2-14 mit vorgegebener Umlagerungszeit.
Der Versuchsaufbau wird über die Versuchsdauer kontinuierlich überwacht auf Unterbrechungen länger 100 Mikrosekunden oder Erhöhung des Widerstandes auf Werte größer 1000 Ohm.
In der Anlage A Informativ wird eine Methodik beschrieben zur Interpretation der Versuchsergebnisse und zur Korrelation zwischen Versuchsergebnissen und dem Verhalten unter realen Feldbedingungen. Die Methode unterscheidet zwischen Lötverbindungen auf Basis von Zinn-Blei-Loten und Lötverbindungen auf Basis der Zinn-Silber-Kupfer-Legierungen. Die Methodik basiert auf der Manson-Coffin-Gleichung mit angepassten Parametern.
Es wird Bezug genommen auf die Eigenschaften möglicher Substratwerkstoffe. Unter Punkt A4 sind solche Faktoren beschrieben, die die Lebensdauer einer Lötverbindung ebenfalls beeinflussen werden.
In der Anlage B Informativ wird eine Methodik für die elektrische Überwachung der Prüfobjekte beschrieben. Es werden Grenzwerte benannt für den Widerstand der Schaltschwelle sowie die Dauer von Unterbrechungen.
In der Anlage C Informativ wird eine Methodik für die Bewertung der für die Herstellung der Prüfobjekte vorgesehenen Materialien und Werkstoffe beschrieben. Dazu zählt auch die Beschreibung der Montage von Temperaturfühlern zur reproduzierbaren Aufnahme der Lötprofile. Unter Punkt C4 werden verschiedene mögliche Fehlerbilder anhand von metallographischen Präparaten beschrieben.
In den Anlagen D und E Informativ werden das Testlayout beschrieben und Hinweise zur Auswahl der Substratwerkstoffe gegeben. Das umfasst auch Hinweise zur Auswahl von Solder Mask Defined Pads beziehungsweise Non Solder Mask Defined Pads. Es wird in übersichtlicher Form Bezug genommen zu typischen Kategorien von Elektronikprodukten, die durch diese Substrate in bestmöglicher Form beschrieben werden. Das Thema wird ergänzt durch Hinweise zur Vorbehandlung der verschiedenen Substratwerkstoffe.
In der Anlage F Informativ werden Methoden beschrieben zur Bewertung der mechanischen Robustheit der Anschlussflächen auf der Leiterplatte. Die Methoden setzen auf die Krafteinwirkung in den Belastungsmethoden Zug- und Schertest an einzelnen verlöteten Balls.
In der Anlage G Informativ werden die Parameter für das Applizieren der Lotpaste sowie zum Reflowlöten beschrieben. Daneben werden Hinweise zur Montage der Thermoelemente am Bauelement gegeben.
In der Anlage H Informativ werden Belastungsarten auf montierte Bauelemente beschrieben. Dabei erfolgt eine Beschreibung typischer Belastungsarten sowie der daraus resultierenden Fehlertypen. Es erfolgt eine Referenzierung auf Prüfstandards der Reihe IEC 60068, mit denen sich einzelne Belastungsarten dann systematisch im Test nachstellen lassen.
Zuständig ist das nationale Arbeitsgremium DKE/K 682 "Montageverfahren für elektronische Baugruppen".
Bild 1: Testboardstruktur im Befund der Röntgeninspektion
Bild 2: Testboardstruktur im Befund der metallographischen Präparation
Bild 3: Testboardstruktur mit Bruch nach Biegewechseltest