DIN EN 60749-29:2012-01

In diesem Teil der DIN EN 60749 sind für integrierte Schaltungen sowohl das I-Prüfverfahren als auch das Überspannungs-Prüfverfahren bezüglich der Latch-up-Beanspruchung von Halbleiterbauelementen beschrieben. Dieses Prüfverfahren ist vorrangig bei CMOS-Bauelementen anwendbar. Die Anwendbarkeit für andere Technologien ist gesondert festzulegen. Dieses Prüfverfahren ist als zerstörend zu betrachten. Der Zweck dieses Prüfverfahrens ist es, für integrierte Schaltungen einerseits ein Verfahren zum Ermitteln der Latch-up-Kenngrößen und andererseits Latch-up-Fehlerkritierien festzulegen. Latch-up-Kenngrößen werden sowohl zur Bestimmung der Produktzuverlässigkeit als auch der Minimierung von NTF- und EOS-Fehlern (NTF, en: no trouble found; EOS, en: electrical overstress) infolge von Latch-up-Vorgängen verwendet. Diese Norm ersetzt DIN EN 60749-29:2004-07. Es wurden folgende Änderungen vorgenommen: a) Prüfklassen und Prüfgrade wurden in einem neuen Abschnitt 3 aufgenommen; b) einige geringfügige technische Änderungen und Anpassungen eingearbeitet; c) Ergänzung eines informativen Anhanges mit Beispielen für besondere Anschlüsse, die mit passiven Bauelementen beschaltet sind; d) Ergänzung eines informativen Anhanges zur Berechnung der Betriebsumgebungs- oder Betriebsgehäuse-Temperatur bei einer vorgegebenen Betriebssperrschicht-Temperatur. Zuständig ist das K 631 "Halbleiterbauelemente" der DKE Deutsche Kommission Elektrotechnik Elektronik Informationstechnik im DIN und VDE.