Liebe Kundinnen, liebe Kunden,
wir verabschieden uns in die Feiertage und sind ab dem 2. Januar 2025 wieder persönlich für Sie da.
Bitte beachten Sie, dass neue Registrierungen und manuell zu bearbeitende Anliegen erst ab diesem Zeitpunkt bearbeitet werden.
Bestellungen und Downloads können Sie selbstverständlich jederzeit online durchführen, und unsere FAQ bieten Ihnen viele hilfreiche Informationen.
Wir wünschen Ihnen schöne Feiertage, eine besinnliche Zeit und ein gesundes Neues Jahr!
Ihre DIN Media GmbH
Montag bis Freitag von 08:00 bis 15:00 Uhr
Norm [AKTUELL]
Produktinformationen auf dieser Seite:
Schnelle Zustellung per Download oder Versand
Jederzeit verschlüsselte Datenübertragung
Während der unterschiedlichen Schritte bei der Herstellung einer integrierten Schaltung (IC) werden die strukturierten metallischen Verbindungsleiter mit einer intermetallischen dielektrischen Schicht oder einer Passivierungsschicht bedeckt. Während des Abscheidens dieser dielektrischen Schichten wird der Wafer auf einige Hundert Grad Celsius erwärmt. Die metallischen Leiter dehnen sich aus und das Volumen ist größer als das Volumen bei Raumtemperatur. Beim Abkühlen auf Raumtemperatur werden große mechanische Zugspannungen im metallischen Leiter aufgebaut, welche durch die unterschiedlichen Wärmeausdehnungskoeffizienten von Metallisierung und umgebendem Werkstoff verursacht werden. Falls diese Spannungen vollständig abgebaut werden, wird die Volumendifferenz ΔV in Art eines Void-Defektes auftreten. Bei empfindlichen Metallisierungen können Void-Defekte sowohl in den Leitern als auch unter oder über den Durchkontaktierungen (Vias) wachsen. Void-Defekte können bei einfachen Metallisierungen Totalausfälle verursachen. Bei Metallisierungen, die Shunt-Schichten aus Refraktärmetallen aufweisen, können die Void-Defekte zu einer Vergrößerung des elektrischen Widerstands und zusammen mit anderen Ausfallmechanismen, wie Elektromigration oder mechanischen Ausfällen, zu einer verkürzten Lebensdauer führen. Durch mechanische Spannungen induzierte Void-Defekte sind ein Zuverlässigkeitsproblem für Chips der Mikroelektronik, bei denen Al-basierte Legierungen oder Cu für die chipseitige Aufbau- und Verbindungstechnik verwendet werden. In diesem Dokument ist ein Prüfverfahren zur Stressmigration und den damit verbundenen Kriterien festgelegt. Es ist für Metallisierungen aus Aluminium (Al) und Kupfer (Cu) anwendbar. Dieses Dokument ist sowohl für Zuverlässigkeitsuntersuchungen als auch Qualifikationsprüfungen bei Halbleiterfertigungsverfahren anwendbar. Zuständig ist das K 631 "Halbleiterbauelemente" der DKE Deutsche Kommission Elektrotechnik Elektronik Informationstechnik im DIN und VDE.