Wir sind telefonisch für Sie erreichbar!

Montag bis Freitag von 08:00 bis 15:00 Uhr

DIN Media Kundenservice
Telefon +49 30 58885700-70

Norm [AKTUELL]

DIN EN 62418:2010-12

Halbleiterbauelemente - Prüfverfahren zur Metallisierungs-Stressmigration (IEC 62418:2010); Deutsche Fassung EN 62418:2010

Englischer Titel
Semiconductor devices - Metallization stress void test (IEC 62418:2010); German version EN 62418:2010
Ausgabedatum
2010-12
Originalsprachen
Deutsch
Seiten
19

ab 99,10 EUR inkl. MwSt.

ab 92,62 EUR exkl. MwSt.

Format- und Sprachoptionen

PDF-Download
  • 99,10 EUR

Versand (3-5 Werktage)
  • 119,80 EUR

Mit dem Normenticker beobachten

Diese Option ist erst nach dem Login möglich.
Einfach Abo: Jetzt Zeit und Geld sparen!

Dieses Dokument können Sie auch abonnieren – zusammen mit anderen wichtigen Normen Ihrer Branche. Das macht die Arbeit leichter und rechnet sich schon nach kurzer Zeit.

Sparschwein_data
Abo Vorteile
Sparschwein Vorteil 1_data

Wichtige Normen Ihrer Branche, regelmäßig aktualisiert

Sparschwein Vorteil 2_data

Viel günstiger als im Einzelkauf

Sparschwein Vorteil 3_data

Praktische Funktionen: Filter, Versionsvergleich und mehr

Ausgabedatum
2010-12
Originalsprachen
Deutsch
Seiten
19
DOI
https://dx.doi.org/10.31030/1719580

Schnelle Zustellung per Download oder Versand

Sicherer Kauf mit Kreditkarte oder auf Rechnung

Jederzeit verschlüsselte Datenübertragung

Einführungsbeitrag

Während der unterschiedlichen Schritte bei der Herstellung einer integrierten Schaltung (IC) werden die strukturierten metallischen Verbindungsleiter mit einer intermetallischen dielektrischen Schicht oder einer Passivierungsschicht bedeckt. Während des Abscheidens dieser dielektrischen Schichten wird der Wafer auf einige Hundert Grad Celsius erwärmt. Die metallischen Leiter dehnen sich aus und das Volumen ist größer als das Volumen bei Raumtemperatur. Beim Abkühlen auf Raumtemperatur werden große mechanische Zugspannungen im metallischen Leiter aufgebaut, welche durch die unterschiedlichen Wärmeausdehnungskoeffizienten von Metallisierung und umgebendem Werkstoff verursacht werden. Falls diese Spannungen vollständig abgebaut werden, wird die Volumendifferenz ΔV in Art eines Void-Defektes auftreten. Bei empfindlichen Metallisierungen können Void-Defekte sowohl in den Leitern als auch unter oder über den Durchkontaktierungen (Vias) wachsen. Void-Defekte können bei einfachen Metallisierungen Totalausfälle verursachen. Bei Metallisierungen, die Shunt-Schichten aus Refraktärmetallen aufweisen, können die Void-Defekte zu einer Vergrößerung des elektrischen Widerstands und zusammen mit anderen Ausfallmechanismen, wie Elektromigration oder mechanischen Ausfällen, zu einer verkürzten Lebensdauer führen. Durch mechanische Spannungen induzierte Void-Defekte sind ein Zuverlässigkeitsproblem für Chips der Mikroelektronik, bei denen Al-basierte Legierungen oder Cu für die chipseitige Aufbau- und Verbindungstechnik verwendet werden. In diesem Dokument ist ein Prüfverfahren zur Stressmigration und den damit verbundenen Kriterien festgelegt. Es ist für Metallisierungen aus Aluminium (Al) und Kupfer (Cu) anwendbar. Dieses Dokument ist sowohl für Zuverlässigkeitsuntersuchungen als auch Qualifikationsprüfungen bei Halbleiterfertigungsverfahren anwendbar. Zuständig ist das K 631 "Halbleiterbauelemente" der DKE Deutsche Kommission Elektrotechnik Elektronik Informationstechnik im DIN und VDE.

ICS
25.220.40, 31.080.01
DOI
https://dx.doi.org/10.31030/1719580

Normen mitgestalten

Lade Empfehlungen...
Lade Empfehlungen...